La hoja de ruta de Samsung sigue su curso: 7 nm en producción en masa, nueva CPU de 8LPU

Recientemente, Samsung celebró la reunión Samsung Foundry Factory Forum (SFF) 2018 en Japón y actualizó la hoja de ruta tecnológica.

En resumen, hay tres puntos principales que discutir. En primer lugar, la tecnología de proceso de 7 nm basada en la tecnología EUV se producirá en masa en los próximos trimestres (la EUV inicial solo se utiliza para seleccionar capas), el segundo es introducir el proceso LPU de 8 nm y el tercero es reiterar. Alrededor del nodo de 3 nm, se introducirá un FET Gate-all-around (GAAFET) para reemplazar al FinFET (Fin Field Effect Transistor).

En cuanto al primer punto, Samsung afirmó que ha desplegado varias máquinas de litografía EUV ASML Twinscan NXE:3400B en la planta S3 de Hwaseong, Corea del Sur. Se espera que la nueva línea de producción EUV, con una inversión de 6 billones de wones, esté terminada en 2019 y que la producción se amplíe en 2020.

Actualmente, el proceso LPP oficial de 7 pulgadas es el Qualcomm Snapdragon 5G SoC.

En cuanto al segundo punto, 8LPU (Low Power Ultimate) es una versión modificada de 8LPP, que reduce el área del chip y el consumo de energía en un 10% en comparación con 10LPP. Parece que LPU seguirá haciendo ruido sobre el consumo de energía y el área...

Como la capacidad de reposición de 7LPP de Samsung debe esperar hasta 2020, esta es la oportunidad para que 8LPU tenga un gran impacto en el mercado. Según ZDNet, Qualcomm también es cliente de 8LPU de Samsung.

En cuanto al tercer punto, Samsung utilizará los límites de la tecnología FinFET para 5LPE y 4LPP y planea arriesgarse a realizar una producción de prueba en 2019. Sin embargo, en la era de los 3 nm, el chip es cada vez más pequeño, el ancho del canal actual se está estrechando y es difícil controlar la dirección de la corriente. Samsung ha propuesto una solución GAAFET, cuya producción de prueba está prevista para principios de 2020.

Además, Samsung también dijo que en 2019, la tecnología de empaquetado de un solo chip 3D SiP estará lista.

Fuente

Related Posts